PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03-052267

(43) Date of publication of application: 06.03.1991

(51)Int.Cl.

H01L 29/788 H01L 21/3205 H01L 27/115 H01L 29/792

(21)Application number: 01-187706

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.07.1989


(72)Inventor: NISHIMOTO TOSHIAKI

KOMORI KAZUHIRO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE THEREOF (57)Abstract:

PURPOSE: To improve electric characteristic of an EEPROM by continuously extending a field insulating film for isolating memory cells in the direction perpendicular to a work line.

CONSTITUTION: A field insulating film 2 for isolating memory cells Qm is extended continuously in the direction perpendicular to a word line WL. Accordingly, the superposing area of a floating gate 3 and a source region become equal for all cells. Thus, the coupling capacity formed between the gate 3 and the source region become equal for all cells Qm, and the floating gate voltage become equal for all cells Qm. Thus, the irregularity in data erasing speed is eliminated and electric characteristic of EEPROM are improved.



19 日本国特許庁(JP)

① 特許出願公開

平3-52267 ⑫ 公 開 特 許 公 報 (A)

Sint. Cl. '

識別記号

庁内整理番号

@公開 平成3年(1991)3月6日

H 01 L 29/788

7514-5F 6810-5F 862429/78 21/88 371

Z 434

27/10

審査請求 未請求 請求項の数 13 (全28頁)

会発明の名称

半導体集積回路装置およびその製造方法

邻特 頭 平1-187706

顧 平1(1989)7月20日 22出

@発 明 西本

東京都小平市上水本町5丁目20番1号 株式会社日立製作

所武蔵工場内

勿発 明

和宏

東京都小平市上水本町5丁目20番1号 株式会社日立製作

所武蔵工場内

株式会社日立製作所 勿出 願 人

東京都千代田区神田駿河台4丁目6番地

弁理士 簡井 大和 四代 理 人

1、 発明の名称

半導体集積回路設置およびその製造方法

- 2. 特許請求の範囲
 - 1. フローティングゲートおよびコントロールゲ ートからなる二層ゲート電極構造のMISFE Tで構成され、ソース領域に高電圧を印加して データの商去を行う不揮発性メモリセルを有す る半導体集積回路装置であって、前配メモリセ ルを分離するフィールが絶縁度をワード線と直 交する方向に連続的に延在させ、前記フィール ド絶縁裏およびヮード継で周囲を囲まれたソー ス領域に共通ソース線を接続したことを特徴と する半導体集積回路装置。
 - 2. 共通ソース線の一部がワード線上を覆ってい ることを特徴とする請求項【記載の半導体集務
 - 3. メモリセルを構成するMISFETのソース 領域は、高不能物濃度の半導体領域および低不 能物濃度の半導体領域からなる二重拡散構造を

有していることを特徴とする請求項1記載の半

- 4. メモリセルを構成するMISFETのドレイ ン領域の下層に前記ドレイン領域と異なる導電 形の半導体機塊を設けたことを特徴とする請求 項1記載の半導体集積回路装置。
- 5. メモリセルを構成するMISFETのドレイ ン領域に共通ソース線用の導電膜で構成された 導電層を接続し、前記導電層にデータ線を接続 したことを特徴とする請求項1記載の半導体集 被回路装置。
- 6. 導電層の一部がワード線上を覆っていること を特徴とする請求項5記載の半導体集積回路装
- 7. フローティングゲートおよびコントロールゲ ートからなる二層ゲート電機に対して共通ソー ス様を自己整合的に形成することを特徴とする 請求項1記載の半導体集積回路装置の製造方法。
- 8. フローティングゲートおよびコントロールゲ ートからなる二層ゲート電極の何壁にサイドウ

特開平3-52267(2)

まールスペーサを形成した後、前記二層電極およびサイドウォールスペーサに対して共通ソース集を自己整合的に形成することを特徴とする 請求項7記載の半導体集積回路装置の製造方法。

- 9. フローティングゲートおよびコントロールゲートからなる二層ゲート電極構造のMISFE Tで構成された不揮発性メモリセルを有する半 導体集積回路装置であって、前記メモリセルを 分離するフィールド絶縁膜のソース領域領の何 壁は、前記二層ゲート電極の側壁と同一面をな していることを特徴とする半導体集積回路速度。
- 10. メモリセルを構成するMISFETのソース 領域は、高不純物濃度の半導体領域および低不 精物濃度の半導体領域からなる二重拡散構造を 有していることを特徴とする請求項 9 記数の半 等体集積回路装置。
- 11. メモリセルを構成するMISFETのドレイン領域の下層に前記ドレイン領域と異なる事電形の半導体領域を設けたことを特徴とする請求項 9 配載の半導体集積回路装置。

方法に関し、特に電気的にデータの清まおよび再書き込みが可能な不揮発性メモリ(Electrically Erasable Programmable Eead Only Memory ; EEPROM) に適用して有効な技術に関するものである。さらに特定すると、本発明は高密度記憶装置への適用に適した複数の単一トランジスタセルで構成されたEEPROMに関する。

〔従来の技術〕

- 13. フローティングゲート用の導電膜およびコントロールゲート用の導電膜を重ね切りでエッチングする際に用いるホトレジストマスク上に第二のホトレジストマスクを形成してフィールド 組織膜をエッチングすることを特徴とする請求 項12記載の半導体集積回路装置の製造方法。
- 3. 発明の詳細な説明

〔蔵業上の利用分野〕

本発明は、半導体集積回路整置およびその製造

むことにより、しきい値は3.5~5.5 Vになる。 消去は、例えば、ドレイン領域をフローティング、 コントロールゲートを接地として、ソース領域に 1.6~1.3 Vの振幅で0.5~5 ミリ砂パルスを印加すると、ファウラー・ノルドハイムトンネル効果によりフローティングゲート内の電子はソース 領域に引き抜かれ、しきい値は1 V程度になる。

第27回は、EEPROMのメモリセルアレイを示している。半導体基板30の活性領域にリセルスでは、ソース領域31とドレイン領域32とがメモののでとに向かい合うように配置されてフィーリンクを強数(LOCOS展)33を介してメモリーを発表したの発達のよびでデータを対したのでは、アード線の上には、アード線をしている。データ線のには、アード線をしている。

ソース 領域 3 1 およびドレイン領域 3 2 の間には、フローティングゲート 3 5 およびコントロー

特蘭平3-52267(3)

ルゲート36からなる二野ゲート電極が設けられている。ワード様似しを兼ねるコントロールゲート36は、フローティングゲート35に重されている。各メモリセル Qe は、ワード線似しとデータ線 D L とが交差する領域にれたってのメモリセル Qe は、それらのソース領域を全てのメモリセル Qe は、それらのソース領域を入か共有されている。このように、フィールド絶縁原33はY方向に複談的に形成されている。

また、データ練DLの延在する方向に沿って並んだ二つのメモリセルQa は、それらのドレイン領域32が共有されており、このドレイン領域3 2を中心として互いに対象となるように配置されている。

このようなEEPROMについては、例えば特別昭61-127179号公報に記載されている。 (発明が解決しようとする課題)

本発明者は、上記した従来のEEPROMについて検討した結果、下記のような問題を見出した。

間に形成されるカップリング容量 Cs が偶数番目 のワード練WLと奇数番目のワード練WLとでー 本置きに異なってくる。特にソース領域に高電圧 を印加してデータの消去を電気的に一括して行う フラッシュ(Flash) 形のEEPROMの場合は、 ソース領域とフローティングゲートとの重なった **毎分の狭いトンネル領域を流れるファウラー・ノ** ルトハイム(Fowler-Nordheis) 電流を利用してデ ータの消去を行うので、カップリング容量 C。 の 小さいメモリセル (Qu. , Qu.) は、そのフロー ティングゲート電圧V。 が相対的に高くなるのに 対し、カップリング容量で、の大きいメモリセル (Quan Quan は、そのフローティングゲート電 EV,が相対的に低くなるので、偶数番目のワー ド差Wしに接続されたメモリセル Qs と奇歌番目 のワード権甲Lに接続されたメモリセル Qe とで データの前去速度がはらついてしまうという問題

他方、上記したカップリング事量 C。 のばらつ きを解消するために、フローティングゲートとコ

EEPROMのメモリセルをX方向で分離する フィールド絶縁裏は、設計上はその四隅が進角に なるように定義されている。ところが実際の半導 体基板上に形成されるフィールド絶縁襞は、リソ グラフィ 工程 中酸 化工程 を 挺るに 使って 次第に 変 形し、第28図に示すように、その四層が丸くな ってくる。そして、このようなフィールと絶縁膜 33上にフローティングゲート35とコントロー ルゲート36(ワード集WL)とを形成した場合 には、それらをパターニングするためのマスクの Y方向の合わせずれや回転ずれに起因して、 偶数 番目のワード線 (W.L., W.L. …) または奇数番 目のワード被(WL」WL。 …) のいずれかー方 (第28間では、偶数番目のワード線W L*. W L 。) がフィールド拒疑表33の丸くなった領域と重 なる場合がある。このような場合、フローティン グゲート35とソース個は31とが重なる領域の 園後が偶数番目のワード韓WLと奇数番目のワー ド継Wしとで一本置きに異なってくる。そのため、 フローティングゲート35とソース領域31との

ントロールゲート(ワード機WL)とを重ね切りで形成する際のフィールド絶難膜に対するマスクの合わせずれや関係ずれの余裕度を大きくしようとすると、前記第27回に示すY方向に新統的に形成されたフィールド絶疑膜33とフローティングゲート35との間の距離Dを上記マスク合わせずれ量より大きくしなければならない。そのため、メモリセルQm のサイズが大きくなってしまうので、EEPROMの高集機化が妨げられるという問題がある。

次に、、EEPROMの製造工程では、フローチィングゲートおよびコントロールゲートを形成上に る際、まず第29回に示すように、基板30上に 地種したフローティングゲート用の第一層ボカ向には リコン製37を図のY方向には連続的で又方向には は新統的にフィールド絶縁膜33の中心様にロット にエッチングする。統いて、基板上にコントロールゲート用の第二層ボリシリコン裏を地積し、 ・第一層ボリシリコン裏および第二層ボリシリコン良を重ね切りでエッチングして、第30回に示すよ

特開平3-52267(4)

うに、フローティングゲート 3 5 およびコントロールゲート 3 6 (ワード線WL) を一枚のマスクで形成した後、フィールド絶縁膜およびコントロールゲートにセルフアライメントで活性領域に不純物イオンを打込んでソース領域 3 1 およびドレイン領域 3 2 を形成する。

本版の他の発明は、メモリセルを分離するフィールド絶縁膜をワード機と変交する方向に連続的に延在させ、このフィールド絶縁膜およびワード様で囲まれたソース領域を接続する為に、ワード様の延びる方向に失過ソース線を設けたEEPROMである。

本順の他の発明は、前記共通ソース線をゲート 電極に対して自己整合的に形成するEEPROM の製造方法である。

 Mの製造参留りを低下させるという問題がある。 本発明の目的は、EEPROMの電気的特性を 向上させることのできる技術を提供することにある。

本発明の他の目的は、上記目的を達成するとと もに、EEPROMの製造が留りを向上させるこ とのできる技術を提供することにある。・

本発明のさらに他の目的は、上記目的を達成するとともに、EEPROMの集積度を向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明和書の記述および添付図面から明らかになるであろう。

〔悪題を解決するための手段〕

本職において開示される発明のうち、代表的な ものの概要を簡単に模別すれば、次のとおりであ る。

本願の一発明は、メモリセルを分離するフィールと抱縁膜をワード数と直交する方向に連続的に 延在させたEEPROMである。

である。

(作用)

フィールド絶縁膜をワード線と直交する方向のに連続的に延在させた本棚の発明によれば、マのの発明に近近なる領域とか近近ななる。従って表が全てのメモリセルで等しくなる。従って表の間にで表が全てのメモリセルで容量が全てのメモリセルで全世が一ト電圧が全世ので、データの構気的特別である。EEPROMの電気的特性が向上する。

また、フィールド絶縁膜を脳状に分離せずにつって、フィールドを選択的に延在させたので、フローティングゲート用のポリシリコン膜であってエッチングが中心線に沿ってエッチングがない。 基板の活性領域がエッチングされるので、 接った になり、 基板の耐れに起因するソース領域の断線を防止する

特開平3-52267 (5)

ることができる。

次に、共通ソース線を二層ゲート電極に対して 自己整合的に形成する本職の発明によれば、共通 ソース線をソース領域に接続するためのコンタク トホールが不要となるので、コンタクトホールを 形成する際のマスク合わせ余裕が不要となり、そ の分ソース領域の面積を増小することができる。

をWし、データ被Dしおよび共通ソース練Sしで 様成されている。メモリセルQa は、プローティ ングングゲートお表 複進の n チャネルM I S F E T で構成されており、そのコントロールゲートには ワード微Wしが接続されている。 n チャネル M I S F E T の一方の半導体 観望を構成するり、は ス データ 練 D し が接続されている。 大型ソース 様 S L が接続されている。 大型ソース 様 S L が接続されている。 大型ソース 様 S L は、 フード 様 W L およびカース 様 S L と 直交する方向に延在し なよび、 アータ 様 S L と 直交する方向に延在し なよびまる。

ワード線WLの一緒は、周辺国路のメーデコーグ(ワード線道択国路)に接続されている。データ線DLは、その一端が周辺国路のデータ線電動 回路DRに接続されており、他畑はカラムスイッチ回路を構成するロチャネルMISFETQcを 退じて周辺国路の入力団路DIBおよび出力画路 データの複去速度のはらつきが解清され、EEPRの複数的特性が向上する。また、フィ的特性が向上するの方に連続のの電気的特性を直交する方がゲートを直交する方がゲートを直交でファインができるので、基板の形れが防止されるので、接合リーク電視を引いているメモリセルの電気的特性の影響を止まることができる。また、基板の別れに起因するファイス領域の影響を防止することができる。

以下、実施例を用いて本発明を辞述する。なお、 実施例を説明するための全図において同一の機能 を有するものは同一の符号を付し、その繰り返し の説明は省略する。

〔実施併1〕

本実施例1の半導体集物回路装置は、電気的に一括消去可能なフラッシュEEPROMであり、第12回はそのメモリセルアレイおよび一部の周辺国路を示す等値回路図である。

メモサセルアレイは、メモサセルQs 、ワード

DIBに接続されている。カラムスイッチ回路を構成するMISPETQc のゲート電極には、Yーデューダ(データ報道択回路)の出力が供給される。

共選ソース線S L には、 p チャネルM I S P E T Q s 1 および n チャネルM I S P E T Q s 2 で構成された C M I S インパータ 団路 I V の 出力が供給される。 C M I S インパータ 団路 I V の 入力 埼子である M I S P E T Q s 1、 Q s 2 の それぞれのゲート電極には、 信号 g 2 が 供給される。

センスアンプ回路を含む出力回路DOBは、線出し動作の際、選択されたデータ線DLに供給された信号を増幅して入出力端子I/Oに供給し、入力回路DIBは、書込み動作の際、外部回路から入出力端子I/Oに供給された信号をデータ線DLに供給する。

前記およびその他の周辺回路は、前記CMIS インバータ回路IVと同様、いずれもCMISF ETで構成されている。

メモリセルQn にデータを書込む際、共踊ソー

特開平3-52267 (6)

ス雑SLには、ハイレベルの信号す。で導造する インパータ回路1VのコチャネルMISFETQ 8 * を避じて職路の基準電圧Vs * 〔例えば ① V〕 が 印加される。全てのデータ機Dしは、データ機区 動回路DRによりあらかじめ回路の基準電圧Vss にプリチャージされており、その後Yーデコーダ により選択された所定のデータ様DLには、入力 回路DIBから電源電圧Vap [例えば5V]が印 加される。Xーデコーダにより選択された所定の ワード装VLには、実電圧V** [例えば12V] が印加される。高電圧Vaaは、外部回路から供給 されるか、またはチップ内に内蔵された昇圧回路 によって電源電圧Ⅴ≥≥から発生される。その結果、 データ棒DLド電源電圧Vooが印加され、かつヮ - 『裸似しに高電圧》。。が印加された一つのメモ リセル.Qo において、そのドレイン領域からフロ ーチィングゲートにホットエレクトロンが住入さ れ、データの書込みが行われる。

メモリセルQs のデータを装出す際、共通ソース構SLには、ハイレベルの信号す。で導通する

るインパータ四路IVのロチャネルMISFET Qui を選じて高電圧Vii (例えば12V)が印加される。共通ソース線SLに高電圧Vii が印加された状態で全ワード線WLは、信号 vii を受けた Xーデコーダによりローレベルとされ、かつ全データ線DLは、信号 vii を受けた Yーデコーダによりローレベルとされる。その結果、全メモリセルQu のフローティングゲートからトンネル領域を選じてソース領域にエレクトロンが放出され、データの一番消去が行われる。

第1回は、上配メモリセルアレイの構成を示す 平面図である。なお、第1図では説明を簡単にす るために、フィールド絶縁度以外の絶縁度は図示 していない。

半導体基板(チップ)1は、例えばp で 形シリコン単結晶からなり、その主面には、SiO。からなるフィールド絶縁膜2が設けられている。フィールド絶縁膜2のそれぞれは、図の上下方向、つまり Y 方向に連続的に延在し、かつ図の左右方向つまり X 方向に所定の間隔を置いて配置されて

インパータ回路IVのnチャネルMISFETQ s e を通じて回路の電源電圧 V a s が印加される。全 てのデータ袋DLは、データ権駆動回路DRによ りあらかじめ国路の基準電圧Vasにプリチャージ される。Xーデコーダにより選択された所定のヮ - ド糠WLには、電源電圧 Vos (またはそれ以下)のハイレベル世号が印加される。メモリセルQ ■ のしきい鏡電圧Vァ≡がワード線WLの選択レベ ルよりも低い場合には、メモリセル Qa が導造し てデータ練DLの電圧が電源電圧Vomよりも低下 する。メモリセルQ# のしきい管電圧Vャェがワー ド線WLの選択レベルよりも高い場合には、メモ リセルQa が非導道となり、データ線DLの電圧 はプリチャージレベルに保たれる。さらにYーデ コーダで特定のデータ様を選ぶことにより選択さ れた一つのメモリセルQ のデータに対応した電 圧がデータ着Dしに現れ、データの統出しが行わっ no.

メモリセルQs のデータを消去する際、共通ソ ース線SLには、ロウレベルの信号で、で譲通す

N 8 .

フィールド絶疑膜2の上層には、隣接するフローティングゲートにまたがるように例えばポリシリコンからなるフローティングゲート3の上層には、例えばポリシらなるコントロールゲート4は、イが敷けられている。コントロールゲート4はフード種型しを兼ねており、フローティングゲート3に重なるように配置されている。ワード海Wに所定の間隔を置いて配置されている。

フィールド絶極膜 2 およびワード 機 W L で周囲 田 まれた 基板 1 の 活性 領域には、 例えば n 形 半 域 6 が設けられている。 全 てのソース 領域 5 および ドレイン 領域 6 は、フィールド 絶縁 度 2 および ワード 練 W L を介して 互いに分離されている。 ソース 領域 5 および ドレイン 領域 6 は、フィールド 絶疑 2 の 延在する 方向に沿って交互に配置されている。

特開平3-52267 (フ)

ワード様W Lの上層には、共通ソース線 S L お よび導電器?が吸けられている。共通ソース練り しおよび導電層では、例えばポリシリコンで構成 されている。美造ソース級SLのそれぞれは、X 方向に延在し、かつ図のY方向に所定の関隔を置 いて配置されている。共通ソース幾SLは、ソー ス個は5を獲うように駆けられており、コンタク トホール88を通じてソース領域5と電気的に接 装されている。共通ソース様SLの装幅は、Y方 向におけるソース領域 5 の何よりも広い。 すなわ ち、共通ソース練SLは、ワード練WLの一部を 覆うように取けられている。一方、導電層?は、 X方向に互いに分離されており、それぞれがドレ イン領域6を獲っている。導電層?は、コンタク トホール8Dを通じてドシイン領域6と電気的に 接続されている。導電量では、ドレイン侵域6よ りも広い面積を有している。すなわち、導電層で は、ワード線WLの一部を置うように設けられて いる。共通ソース雑SLと等電器7を問題で形成 する場合には、Y方向で両者が離園していなけれ

ばならない。

共通ソース線Sしおよび導電買?の上贈には、 例えばアルミニウム合金からなるアータ様Dしが 設けられている。データ様Dしのそれぞれは、Y 方向に延在し、かつ図のX方向に所定の間隔を置いて配置されている。データ線Dしは、第1図別 は図示しないスルーホール23を通じて導電器? と電気的に接続されている。すなわち、データ線 Dしは、スルーホール23、導電器?およびコンタクトホール80を通じてドレイン領域6と電気 的に接続されている。

このように、本実施例1のフラッシュEEPROMのメモリセルQm は、フローティングゲート3およびコントロールゲート4からなる二層構造のゲート電話と、ソース領域5およびドレイン領域6からなるn 形半導体領域とを有する単一のnチャネルMISPETで構成されており、そのソース領域5およびドレイン領域6は、ワード級とした変する方向に延在するフィールド絶疑膜2を介して互いに分離され

ている。そして、メモリセルQS のコントロール ゲート4にはワード線Wしが一体に接続され、ソ ース領域5にはソース線5しが接続され、ドレイ ン領域6には導電器7を介してデータ線Dしが接 続されている。

第2回は、第1回のE・II 様における基板1の 新面図であり、第3回は、第1回の豆・豆様における基板1の新面図である。

第2 図および第3 図に示すように、メモリセルQn は、基板1に設けたりウェル9 の主面に設けられている。メモリセルQn の一方の単導体領域を構成するソース領域5 は、不統物濃度が互い領域5 なって神域でいる。すなわち、ソース領域5 は、いわゆる二重拡散構造を有して消滅による。不統物濃度が低いn。半導体領域5 a の情報の電界が緩和されるので、メモリセルQn の情報の電界が緩和されるので、メモリセルQn

の被合り一ク電流を低減することができる。

メモリセル Q m のもう一方の半導体領域を構成する n * 半導体領域であるドレイン領域6の下層には、ドレイン領域6とは異なる導電形の不純物を導入した p * 半導体領域1 0 が設けられている。ドレイン領域6 の下層に p * 半導体領域1 0 を設けたことにより、データの書込み時にドレイン領域6 に電源電圧 V m で で ボットエレクトロンの発生が促進されるので、メモリセル Q m へのデータの書込み効率が向上する。

メモリセルQm 両士を分離するフィールド絶縁 腰2の下層には、p 形のチャネルストッパ領域 1 1 が設けられている。メモリセルQm のチャネル 領域には、しきい値電圧 V vm を制御するためのp 形のチャネルドープ層 1 2 が設けられている。チャネルドープ層 1 2 の上層には、何えばSiO₂ からなるゲート絶縁膜 1 3 が設けられている。

ゲート地梯映13の上層には、フローティング ゲート3およびコントロールゲート4(ワード機

特閒平3~52267(8)

取し)からなる二階構造のゲート電極が取けられている。フローティングゲート 3 およびコントート 4 は、フローティングゲート 3 上下トー 1 けられた、例えばSiО。からなる第二ゲート 2 およびコントロールゲート 4 上には、アートロのはなないでにコントロールゲート 4 上には、例えば、数でによるSiO。かなながート 5 よのには、からいている。フローアイングゲート 5 よのには、ゲートを設けられている。サイドウォールスペーサ 1 6 は、例えばいる。サイドウォールスペーサ 1 6 は、例えている。サイドウォールスペーサ 1 6 は、例えて、で地積したSiO。で構成されている。

独経膜 1 5 およびサイドウェールスペーサ 1 6 の上層には、例えば S i O。 からなる層間地線膜 2 0 が取けられている。層間地線膜 2 0 の上層には、共通ソース線 S L および導電層 7 が取けられている。共通ソース線 S L および導電層 7 の上層には、例えば B P S G (BoroPhospho Silicate Glass) からなる細胞地線膜 2 2 が取けられている。

層間絶量膜22の上層には、データ線DLが設けられている。データ線DLは、層間絶縁膜22 に設けられたスルーホール23を通じて導電層? と電気的に接続されている。データ線DLの上層 には、基板1の表面を保護するためのパッシベー ション膜25が設けられている。パッシベーショ ン膜25は、例えばPSG(Phospho Silicate 6i ass)で構成されている。

次に、上記した構成からなるフラッシュEEPROMの製造方法を第4回~第11回を用いて、。。 明する。第4回~第11回の各面において、。。は 前記第2回と同じく第1回の日-日線における基板1の断面面であり、。 1回の頂-日線における基板1の断面面である。 なお、ここでは説明を簡単にするために、メモリ セル Qu を構成する n チャネルMISPETの製 本工程のみを説明し、異辺回路を構成する C - M ISPETの製造工程の説明は省略する。

まず、第4関に示すように、p - 恵シリコン単 輸品からなる基板 1 の主面にp 形不純物を導入し

てpウエル9を形成する。pウエル9は、5×1 0 **~1×10 ** (atoms/cd) 程度のBF: を5 り~? O K e V程度のエネルギーでイオン打込み した後、BPz を引き伸ばし拡散して形成する。 BF』のイオン打込みは、基板1の主間に形成し たSiOaからなる絶縁度(図示せず)を通じて 行う。続いて、幕板【の主要にp形不純物、何え ば 6 × 1 0 1 2 ~ 1 × 1 0 1 2 (atoms/cd) 程度のB F: を40~50KeV程度のエネルギーでイオ ン打込みした後、いわゆる選択酸化法(LOCO S法)を用いてpウェルgの所定の主面にフィー ルド絶縁膜 2 を形成し、同時にその下層にp形の チャネルストッパ領域11を形成する。フィール ド絶編膜2の膜準は、6000~8000A程度 である。次に、活性領域の主面の能観度を、例え ばファ酸水溶液で除去した後、基板1を熱酸化し て話性領域の主面にSiO。 からなる格様膜 1.7 を形成する。続いて、この絶縁膜17を造じて活 性領域の主面に口志不能物、例えばBをイオン打 込みしてしまい質電圧(Vrs) を制御するための チャネルドープ周12を形成する。

次に、括性領域の主菌の絶縁観17を、例えば フッ農水溶液で除去した後、第5因に示すように、 基板1を熱酸化して活性領域の主面に、何えばS i□』からなるゲート絶縁瞩13を形成する。ゲ ート他禄頭13の展厚は、100~150人程度 である。狭いで、CVD決を用いてゲート絶縁度 13の上層にフローティングゲート用のポリシリ コン裏18を堆積する。ポリシリコン膜18の膜 厚は、2000~3008人程度である。次に、 ポリシリコン膜18に、例えば1×10** [atom 8/cd] 程度のPを30KeV程度のエネルギーで イオン打込みしてその抵抗値を抵離した後、フィ ールド悪暴膜2の中心装に沿ってポリシリコン膜 18をエッチングする。フィールド拖繰膜2は、 後に恙或されるワード難wLと直交する方向に延 在しているので、ポリシリコン膜18をェッチン グする際に基板1の活性領域の主面がエッチング されることはない。

次に、第6関に示すように、基板1を無限化し

特閒平3-52267 (9)

てポリシリコン膜18の表面にSi〇。からなる 第二ゲート地縁膜14を形成する。第二ゲート地 緑膜14の膜厚は、例えば200~300人程度 である。続いて、CVD法を用いて第二ゲート地 様膜14の上層にコントロールゲート(ワード様 WL)用のポリシリコン膜19を堆積する。ポリ シリコン膜19の模厚は、2000~3000人 程度である。

次に、ポリシリコン膜19にリン処理を施して ポリシリコン膜19に示すようによい ポリシリコン膜19を重ね切りでエッチングゲート 3 およびコントロールがート 4 (ワード被WL) を同時に形成した 表 は コントロールゲート 4 (ワードは WL) の で こと ならびにコントロールゲート 4 (ワード を WL) 上に 5 i O: から なる 絶 線 1 5 を 度 で WL) 上に 5 i O: から なる 絶 線 1 5 を 度 で ある。 なお、コントロールゲート 4 (ワード 4 (ワード 5 を 8 を 8 なお、コントロールゲート 5 に 9 で W

e V 程度のエネルギーでイオン打込みする。 p 形 不純物は、フローティングゲート 3 およびコントロールゲート 4 (ワード線W L) に対して自己整合的に導入される。その後、基板 1 を重潔がス中、1000 で程度で無処理して上配π 形不純物および p 形不純物の引き伸ばし拡散を行い、ソース領域 5 を形成すべき活性領域の主面に n ・ 半導体領域 5 b を形成する。 n ・ 半導体領域 5 b および p ・ 半導体領域 1 0 を接成する。 n ・ 半導体領域 5 b および p ・ 半導体領域 1 0 を 形成する。 n ・ 半導体領域 5 b および p ・ 半導体領域 1 0 の接合源さは、それぞれ 0.5 μ m 程度でまる。

次に、n- 半導体領域 5 b を形成した活性領域の主面に n 形不執物を導入する。 n 形不執物を導入するには、例えば 5 × 1 0 ¹² ~ 1 × 1 0 ¹² [at 0ss/cs] 程度のA s を 6 0 K e V 程度のエネルギーでイオン打込みする。 n 形不執物は、フローティングゲート 3 およびコントロールゲート 4 (ワード線W L) に対して自己整合的に導入される。 続いて、p* 半導体領域 1 0 を形成した活性領域 し)は、ポリシリコン膜上にW、Ta、Ti、Moなどの高融点金属のシリサイド機を検察した、いわゆるポリサイド機造の複合膜や、上配高融点金属(またはそのシリサイド)の単層膜で構成してもよい。

の主面に n 形不純物を導入する。 n 形不純物を導入するには、例えば 1 × 1 0 1 2 ~ 5 × 1 8 1 3 (at oms/cd) 程度の A s を 6 0 K r V 程度のエネルギーでイオン打込みする。 n 形不純物は、 フローティングゲート 3 およびコントロールゲート 4 (ワード等 W L)に対して自己整合的に導入される。 その後、基板 1 を要素がス中、 1 9 0 0 で 種度で 熱処理して上記したそれぞれの n 形不純物の引き 伸ばし拡散を行い、 n - 半導体領域 5 a を形成領域 6 を形成する。 n * 半導体領域 1 0 上に n 半導体領域 6 を形成する。 n * 半導体領域 5 a および n 半導体領域 6 の接合深さは、それぞれ 0、3 μ m 程度である。

次に、第9回に示すように、フローチィングゲート 3 およびコントロールゲート 4 (ワード練習し)の何壁にサイドウォールスペーサ 1 6 を形成する。サイドウォールスペーサ 1 6 は、例えば関示しない周辺回路の n チャネルM 1 S F E T および p チャネルM 1 S F E T をし D D (Lightly Boped Brain) 構造にするためのサイドウォールスペ

特期平3-52267 (10)

ーサを形成する際に同時に形成する。サイドウォールスペーサ16は、例えばCVD法を用いて地積したSiOsからなる地程度(関示せず)を取りたこと(Reactive lon Stching)のような異方性エッチングで加工して形成する。続いて、無酸化して形成した地程膜15およびサイドウォールスペーサ16の上輩に層面絶経膜20を単積する。層形地線度20は、例えば有限シランの熱分解法で形成したSiOsからなり、その膜原は1500人程度である。

次に、第10回に示すように、層間絶縁度20 およびゲート絶縁度13をエッチングしてソース 領域5の主面に達するコンタクトホール8aホホロ は80を同時に形成した後、CVD法を用いよー の上層に共通ソース様を日いよい での上層に共通ソース様でした。ボリンリコン膜21を単確する。ボリンリコン膜21を単確する。ボリンリコン膜21を単確する。ボリンリコン膜21にリン 次に、第11回に示すように、C V D 法を用いて共通ソース線 S L および源電槽 7 の上層に、例えば B P S G からなる層間絶縁膜 2 2 を準確した後、基板 1 を無処理して層間絶縁膜 2 2 を平坦地でする。着間絶縁膜 2 2 の腰原は、5 0 0 0 ~ 6 0 0 0 A 程度である。線いて、層間絶縁膜 2 2 をエッチングして導電層 7 に達するスルーホール 2 3を形成した後、スパッタ法を用いて層間絶縁膜 2 2 で形成した後、スパッタ法を用いて層間絶縁 2 2 の上層にデータ練 D L 用の A 2 合金膜 2 4 を理算する。A 4 合金膜 2 4 の裏厚は、8 0 0 0 0 A 2

皮である。

最後に、A 2 合金膜 2 4 をエッチングして導電 簡 7 に接続されるデータ線 D L を形成した後、デ ータ線 D L の上層に、例えば P S G からなるパッ シベーション裏 2 5 を地積することにより、前記 第 I 図〜第 3 週に示すメモリセル Q m が完成する。 以上のような構成からなる本実施例 1 によれば、 下記のような効果が得られる。

①・フィールド独縁膜 2 をワード線 W しと 意交する方向に 連続的に延在させ、フローティングゲート 3 とソース 領域 5 との間に で等しくなる。 徒っ の間に 7 で で で なる かって が アース 領域 5 との間に 2 で で かって なる が まま 時に、 ソース 領域に 高 ビ アース で なる 結果、 清 去 時に、 ソース 領域に 産 圧 を印 かい と で りょ と し く なる 結果、 アーティングゲート で で で を し し なる が 解消され、 フラッシュ E E P R O M の 電気的 特性が 向上する。

切、フィールド絶量賞でをワード機関しと直交す

②・ワード線WLの上層を共通ソース線 S L 北ーン 線 S L 北ーン 線 S L 北ーン 線 S L 北ーン 線 S C と や 層間 絶縁膜 2 2 を 通じて ゲート る に 遠する 水分 な どの 異 物 を 共 通 ソース 線 S C と が できる。 その 結 に で データの 書 込み時に フローティング ゲート 3 に だ アータの書 込み 時に フローティング ゲート 3 に で そ たれたエレクトロンの 拡散を防止する こと 保 きるので、フラッシュ E E P R O M の データ 特

特朗平3-52267 (11)

特性が向上する。

(4)、ドレイン情域をの上層に形成した導電層でを介してデータ接口しをドレイン領域をに接続するようにしたので、層陽極縁膜22に形成されるスルーホール23のアスペクト比(スルーホールの深さ/スルーホールの径)を小さくすることができる。その結果、スルーホール23内に堆積されるデータ接口し用A&合金膜24のカバレージが向上するので、データ繰口しの接続信頼性が向上する。

〔実施例2〕

本実施例2の半導体集積固路装置は、フラッシュ E E P R O M であり、第13 図はそのメモリセルアレイの構成を示す平面図である。 なお、第13 図では説明を簡単にするために、フィールド機械膜以外の機械膜は図示していない。

第13回に示すように、メモリセル Qm は、因の Y 方向に追続的に延在するフィールド発揮 夏 2 と、因の X 方向に延在するワード線 W しとが交差 する領域に取けられている。メモリセル Qm は、

電差?もドレイン領域6に直接接続している。

第14回は、第13回のXIV-XIV額における 基板1の新面図である。第14回に示すように、 メモリセル Qe は、基板1に取けた p ウェルリの 主面に取けられている。メモリセル Qe のソース 領域5は、n・半導体領域5aおよび n・半導体 領域5 b からなる二重拡散構造を有しており、ドレイン領域6の下層には、p・半導体領域10が 設けられている。メモリセル Qe のチャネル領域 には、チャネルドープ署12が設けられており、 その上層には、ゲート掲載賞13が設けられている。

フローティングゲート 3 およびコントロールゲート 4 (ワード雑WL) は、フローティングゲート 3 上に設けられた第二ゲート絶縁 裏 1 4 を介して互いに絶縁されている。フローティングゲート 3 およびコントロールゲート 4 (ワード雑WL) の関連には、絶縁 裏 1 5 およびにサイドウェールスペーサ 1 6 が設けられている。コントロールゲート 4 (ワード雑WL) 上には、層間絶縁 裏 2 0

前記実施例1のフラッシュEEPROMは、層間絶疑膜20の一部に及けたコンタクトホール8aを避じて共通ソース線SLをソース領域5に接続し、同じく層間絶縁膜20の一部に設けたコンタクトホール8bを通じて導電層7をドレイン領域6に接続する構成になっているが、本実施例2のフラッシュEEPROMにおいては、共通ソース線SLをソース領域5に直接接続し、同じく導

が設けられている。

サイドウォールスペーサ16および層間地級膜20の上層には、共選ソース線Sしおよび導電層でが設けられている。共選ソース線Sしは、ソース領域5に直接接続されており、導電層では、ドレイン領域6に直接接続されている。

共通ソース線SLおよび導電器?は、Y方向に 肺接するメモリセルQo のサイドウォールスペー サ16に対して、自己整合的に扱けられている。

共通ソース様 S しおよび導電層 7 の上層には、 瞬間絶極度 2 2 が設けられており、層間絶疑膜 2 2 の上層には、データ線 D しが設けられている。 データ線 D しは、層間絶機膜 2 2 に設けられたス ルーホール 2 7 を適じて導電層 7 と電気的に接続 されている。データ線 D しの上層には、パッシベ ーション膜 2 5 が設けられている。

次に、上記した構成からなるフラッシュ E E P R O M の製造方法を第15回~第18回を用いて 説明する。第15回~第18回は、前記14回と 同じく第13回の X IV - X IV 装における基板1の in the second se

. 有面面である。

第 1 -5 回は、このフラッシュEEPRO M の製 造工程の中途段階を示しており、前記実施例1の 第6塁に示す製造工程に対応している。すなわち、 華椒しの主面にp形不義物を導入した後、いわゆ る選択酸化法(LOCOS法)を用いてフィール ド萄経膜2を形成し、間時にその下層にp形のチ ャネルストッパ領観11を形成する。 フィールド **絶雑農2は、ワード棟WLと直交する方向に延在** するように形成する。彼いて、舌性領域の主面に ゲート絶縁膜13を形成した後、フィールド絶縁 裏2およびゲート 絶縁膜13の上層にフローティ ツグゲート用のポリシリコン膜18を堆積し、フ 4.-ルド絶縁膜2上のポリシリコン膜18をその 中心巣に沿ってエッチングする。フィールと絶益 膜 2 は、後に形成されるワード集W L と直交るす 方向に連続的に延在しているので、ポリシリコン 膜18をエッチングすに際に基板1の活性領域の 主面がエッチングされることはない。彼いて、基 板1を熱酸化してポリシリコン裏18の表面に第

域5 およびドレイン領域 6 は、前記実施例 1 と図 じ方法で形成すればよいので、その説明は省略す る。

次に、第17間に示すように、フローティング ゲート3およびコントロールゲート4(ワード箱 WL) の個数にサイドウォールスペーサしるを澎 成する。サイドウォールスペーサ16は、例えば 関示しない 周辺回路の n チャネルM I S F E T お よびpチャネルMISFETをLDD構造にする ためのサイドウォールスペーサを形成する際に同 時に形成する。サイドウォールスペーサ16は、 何えばCVD法を用いて堆積したSiO。 からな る絶縁膜をRIEのような異方性エッチングで加 工して形成する。本実施例 2 では、サイドウォー ルスペーサ16を形成する際のエッチング工程で ソース領域5およびドレイン領域6の主面のゲー ト粒経験 1 3 をオーバーエッチングして除出する。 このエッチング工程では、コントロールゲートも (ワード集WL)上の層間掲録膜20も同時にエ ッチングされるので、その際にコントロールゲー

特閒平3-52267 (12)

次に、第18回に示すように、ポリシリコン膜18、第二ゲート絶疑度14、ポリシリコン膜19および層間絶難要20を重ね切りでエットロを推鞭20を13お問時に形成してフローティングゲート3おお時に形成した3お問時にアインを表現化してフローティングゲート4(ワードをお問時にあたしてフローティングゲート4(ワードをお聞けるのとなる。ソース領域6を形成する。ソース領域5およびドレイン領域6を形成する。ソース領域5およびドレイン領域6を形成する。ソース領域5およびドレイン領域6を形成する。ソース領域5およびドレイン領域6を形成する。ソース領域5およびドレイン領域6を形成する。

ト 4 (ワード 種 W L) の 表面 が 詳出 しないよう、 あらかじめ 層 間 絶 縁 裏 2 0 の 裏 車 は 2 0 0 0 ~ 3 0 0 4 種 度 と しておく。

次に、第18間に示すように、CVD法を用い て草間絶縁裏20およびサイドウォールスペーサ 16の上層にポリシリコン膜21を埋積し、リン 起産を施してその抵抗値を低減した後、ポリシリ コン膜21をエッチングして共通ソース線SLお よび導電層1を関時に形成する。共通ソース線の しおよび導電器でのそれぞれは、コントロールゲ ート 4 (ワード線WL)の一部を覆うように形成 される。なお、コントロールゲート4(ワード油 WL) や共通ソース練SL(導電脚7) は、ポリ ショコン裏上にW、Ta、Ti、Moなどの高級 点金属のシリサイド膜を被置した、いわゆるボリ サイド構造の複合膜や高融点金属(またはそのシ リサイド)の単層膜で構成してもよい。共通ソー ス練SLおよび導電圏7を形成した後の工程は、 前記実施例1と同じでよいので、その説明は省略 する.

特開平3-52267. (13)

このように、コントロールゲートも《ワード集 WL)上に書簡色縁捩20を堆積し、次いでフロ ーティングゲート3およびコントロールゲート4 (ワード集WL)の側壁にサイドウォールスペー サ16を形成し、同時にソース領域5およびドレ イン領域6の主面のゲート絶縁膜13を除去した 後、ソース領域5およびドレイン領域6の主頭が 露出している状態で共通ソース線3L用のポリシ リコン膜21を堆積する本実施例2の製造方法に よれば、共通ソース練SLおよび導電層?のそれ ぞれは、フローティングゲート3、コントロール ゲート4(ワード級WL)およびサイドウォール スペーサ16に対して自己整合的に形成される。 徒って、本実施例2によれば、前記実施例1のよ うなコンタクトホール88, 8°b ゼ形成する際の マスク合わせ余裕が不要となり、その分ソース領 域 5 および 4 レイン領域の関後を縮小することが できるので、メモリセルQm のサイズを被小し、・ フラッシュEEPROMの基後皮を向上させるこ とができる。

各ドレイン領域 B には、コンタクトホール 2 B を通じてデーダ彼DLが接続されている。

第20 図は、第19回のXX-XX練における 基収1の断面図であり、第21回は、第19回の XXI-XXI線における基板1の断面図であり、 第22回は第19回のXXI-XXI線における 新面図である。

第20図および第21図に示すように、メモリセルQmは、最板1に設けたりウェル9の主面に設けられている。メモリセルQmのソース領域5は、n・半導体領域5aおよびn・半導体領域5bからなる二重拡散構造を有している。ドレイン領域6の下層には、p・半導体領域10が設けられている。メモリセルQm。同士を分離するフィールド絶縁度2の下層には、pをのチャネルストッパ保域11が設けられている。

フィールド色緑灰 2 は、第 2 0 図に示すように、ソース領域 5 個の領弦が基板 1 の主面に対して垂直となっており、かつフローティングゲート 3 およびコントロールゲート 4 (ワード線W L)の領

(実施例3)

本実施例3の半球体集機回路装置は、ファッシュEEPROMであり、第19回はそのメモリセルアレイの構成を示す平面図である。なお、第19回では説明を簡単にするために、フィールド施 練度以外の表練度は図示していない。

壁と同一面をなしている。従って、フィールド他 緑膜 2 のソース領域 5 側の端部には、いわゆるパーズ・ピーク(bird's beak) と称される張り出し 部が存在しない。

これに対し、第21間に示すように、フィール ド絶縁襲2のX方向端部には、パーズ・ピークが 存在する。つまりフィールド絶縁襲2のX方向端 部の厚さは、その中央部に比べて小である。

フローチィングゲート 3 およびコントロールゲート 4 (ワード線 W L)は、フローティングゲート 3 上に形成された第二ゲート 他様 聚 1 4 を介して互いに絶縁されている。フローティングゲート 3 およびコントロールゲート 4 (ワード線 W L) およびソース 側 域の基板 であけられている。サイドウェールが一ト 4 (ワード線 W L) およびソース 側 域の基板を面上にも数けられている。サイドウェールスペゲート 3、コントロールゲート 4 (ワード線 W L)およびフィールド絶縁 変 2 の 個 蟹に 数 けられてい

 $\{(x,y)\in \mathbb{N}, \ y\in \mathbb{N}\}$

δ.

を縁襲 1 5 の上層には、響簡を縁襲 2 0 が設けられている。 層面を繰襲 2 0 の上層には、データ 練 D L が設けられている。 第 2 1 関および第 2 2 図に示すようにデータ 練 D L は、層面を縁襲 2 2 およびゲートを検験 1 3 に設けられたコンタクトホール 2 8 を適じてドレイン傾域 6 と電気的に接続されている。データ 練 D L の上層には、パッシベーション 裏 2 5 が設けられている。

次に、上記した構成からなるフラッシュEEPROMの製造方法を第23関〜第26関を用いて 説明する。第23関〜第25関の各図において、 (3)は前紀第20関と同じく第19図のXX-XX 兼における基板1の新聞図であり、(3)は前紀第2 1 図と同じく第19図のXXI-XXI兼における基板1の断面図である。

第23回は、このフラッシュEEPROMの製 数工程の中途段階を示しており、前記実施例1の 第6回に示す製造工程に対応している。すなわち、 基版1の主面にp形不能物を導入した後、いわゆ

次に、第24回に示すように、ポリショコン膜18、第二ゲート絶縁膜14およびポリシリコン膜19を重ね切りでエッチングしてフローティングゲート3およびコントロールゲート4(ワード線WL)を同時に形成する。本実施例3では、このエッチング工程で使用したホトレジストマスク29aをコントロールゲート4(ワード線WL)上に残したまま次の工程に移る。

特期平3-52267 (14)

る選択悪化法(LOCOS法)を用いてフィール ド稿編展 2 を形成し、同時にその下層にp形のチ ャネルストッパ領域11を形成する。フィールド 絶縁膜 2 は、前紀実施例 1 の場合と同じく、ヮー ド線 W しと直交する方向に連続的に延在するよう に形成する。彼いで、話性領域の主面にゲート組 緑膜13を形成した後、フィールド絶縁膜2およ びゲート絶縁膜13の上層にフローティングゲー ト用のポリシリコン膜 18を堆積し、このポリシ リコン膜 1.8 をフィールド絶縁膜 2 の中心線に沿 ってエッチングする。フィールド絶縁膜2は、ワ ード線Wしと直交する方向に延在しているので、 ポリシリコン膜18をエッチングする際に基板1 の岳性領域の主面がエッチングされることはない。 その後、基板1を熱酸化してポリシリコン膜18 の表面に第二ゲート絶嫌膜14を形成した後、そ の上層にコントロールゲート(ワード線WL)用 のポリシリコン膜19を堆積し、リン処理を施し てその抵抗値を低減する。ここまでの工程は、前 起実箱例しと同じである。

次に、オトレジストマスタ29a.29bを除 去した後、第26関に示すように、基板1を無酸 化してフィールド絶縁膜をの間のソース循環をを 形成する基板1の表面、フローティングゲート3 およびコントロールゲート4(ワード線WL)の 便量ならびにコントロールゲート 4 (ワード集製 L) 上に絶種膜15を形成し、線いて活性領域の 主面に不義物を導入してソース領域5およびドレ イン領域をを形成する。ソース領域をおよびドレ イン領域6は、前記実施例1と同じ方法で形成す ればよいので、その説明は省略する。なお、フィ ールド拖棊裏2の下層に形成されたチャネルスト ッパ領域11は、パーズ・ピークの部分のチャネ ルストッパ領域11に比べてp.患不純物の温度が 高い。従って、フィールド絶縁膜2を除去した領 娘に形成されるソース領域5は、その歯部が不祥 物濃皮の高いチャネルストッパ領域ilと接する ので、接合耐圧が低下し易いという問題があるが、 ソース領域 5 をロ・半導体領域 5 a.および n - 半 導体領域50の二貫拡散構造とすることにより、

特閣平3-52267 (15)

ソース領域 5 の増都の接合耐圧の低下を有効に防止することができる。

次に、絶縁膜15の上層に埋機した層間絶縁膜22をエッチングしてドレイン領域6に達するコンタクトホール28を形成した後、層間絶縁膜22の上層にデータ線Dもを形成し、最後にデータ線Dもの上層にパッシベーション膜25を堆積することにより、前記第26間、第21間および第22間に示すメモリセルQeが完成する。

以上のような構成からなる本実施例 3 によれば、 下記のような効果が得られる。

(1)、フィールド絶縁膜2をワード線WLと直交する方向に延在し、フローティングゲート3月のポリシリコン膜18をエッチングする、およびコントロールゲート4月のポリシリコン膜18とフローティングゲート3月のポリシリコン膜18を重ね切りでエッチングする際に、基板1の活性気はがエッチングされないようにしたので、基板1の別れを防止することができる。その結果、基板1の別れに起因する接合リーク電流の発生を防止す

ることができるので、フラッシュEEPROMの 電気的特性が向上する。また、基板1の耐れに起 因するソース領域5の新継を防止することができ るので、フラッシュEEPROMの製造参割りが 向上する。

つきが解消され、フラッシュEEPROMの電気 的特性が向上する。

図、第27図に示すように、フィールド絶縁膜2のY方向の対象とフローティングゲート3との間に合わせ余裕を確保する必要がないので、Y方向における各メモリセル間隔を小さくすることができる。その結果、フラッシュEEPROMの集後度を向上させることができる。

(4). フローティングゲート 3 およびコントロールゲート 4 (ワード練習し) を形成する際に用いたホトレジストマスク 2 g a 上に第二のホトレジストマスク 2 g b を形成してフィールド絶縁膜 2 をェッチングするので、第二のホトレジストマスク 2 g b の合わせずれや回転ずれに起因するコントロールゲート 4 (ワード練習し)の側壁の別れを助止することができる。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施 例に限定されるものではなく、その要替を進設し ない範囲で種々変更可能であることはいうまでも ない。

前配実施例 1 〜実施例 3 では、データの消去を電気的に一括して行うフラッシュ E E P R O M に適用した場合について説明したが、このようなフラッシュ E E P R O M を内蔵したマイクロコンピュータに適用することもできる。

{発明の効果}

本欄において開采される発明のうち、代表的な ものによって得られる効果を簡単に説明すれば、 下記のとおりである。

(1)、メモリセルを分離するフィールドを縁腰をワード線と直交する方向に連続的に延在させ、フィールド機縁膜およびワード線で周囲を囲まれたソース領域に共通ソース線を接続する本間に発明によれば、フローティングゲートとソース領域とが重なる領域の面積が全てのメモリセルで等しくなるので、データ消去特性のばらつきが解消され、EEPROMの電気的特性が向上する。

また、メモリセルを分離するフィールド 粗繰 膜をワード線と直交する方向に連続的に延在して配

特期平3-52267 (16)

置し、少なくともフローティングゲート用のポリシリコン譲およびコントロールゲート用のポリシリコン底を重ね切りでエッテングする工程まで、そのフィールド絶縁膜を残しているので、フローティングゲート用のポリシリコン譲をエッチングする際の基板の削れが防止されるので、接合リーク電液の発生が防止され、EEPROMの観光を防止することができるので、EEPROMの製造が留りが向上する。

図、前記共通ソース線をゲート電極に対して自己 整合的に形成する本職の発明によれば、共通ソース線をソース領域に接続するコンテクトホールが 不要となるので、メモリセルのサイズが縮小され、 E E P R O M の集後度が向上する。

(3)、ワード線と直交する方向に延在するフィール ド絶縁膜上に二層ゲート電極を形成した後、ソース領域を形成すべき領域のフィールド絶縁膜をエッチングで除去し、ソース領域側の観覚が二層ゲート電極の領壁と同一面をなすようなフィールド 絶縁膜を形成する本願の発明によれば、フローチィングゲートとソース領域とが重なる領域の面積が全てのメモリセルで等しくなるので、データ消去特性のばらつきが解消され、EEPROMの電気的特性が向上する。

また、メモリセルを分離するフィールド絶縁膜をワード線と直交する方向に延在している状態でフローティングゲート用のポリシリコン膜をエッチングするので、基板の削れが防止される。その結果、基板の削れに起因する接合リーク電流の発生を防止され、、EEPROMの製造歩留りが向上する。

さらに、フィールド絶縁膜のソース領域側の端 部にパーズ・ピークが存在しないようになるので、 メモリセルのサイズが縮小され、EEPROMの 集積度が向上する。

4. 図面の簡単な説明

第1回は本発明の一実施例である半導体集積回

路敦置のメモリセルアレイを示す半導体基板の要 毎平面図、

第2回は第1回のⅡ~1集断頭図、

第3関は第1関の頁-豆隷飯面図、

第4図(4)、60~第11図(6)、60はこの半導体集 徴回路装置の製造方法を示す半導体基板の要都断 面図、

第12回はこの半導体集積回路装置のメモリセルアレイおよび一部の周辺圏路の回路図、

第13回は本発明の他の実施例である半導体集積回路装置のメモリセルアレイを示す半導体基板の要都平面図、

第14回は第1回のXIVーXIV線断面図、

第15日~第18回はこの半導体集積回路装置の製造方法を示す半導体基板の要都断面図、

第19図は本発明の他の実施例である半導体集 積回路装置のメモリセルアレイを示す半導体基板 の要都平面関、

第20回は第19回のXX-XX線新回型、 第21回は第19回のXXI-XXI線新回型、 第22回は第19回のXXII—XXI 破断面図、 第23回回。 (2)~第26回回。 (2)はこの半導体 集積回路装置の製造方法を示す半導体基板の要部 断面図、


第27回は従来の半導体集積回路装置のメモリセルアレイを示す半導体基板の要認平面図、

第28図~第3日図は使来の半導体集後回路装置の製造方法を示す半導体基板の要部平面図である。


特開平3-52267 (17)

・ポリシリコン膜、20.22・・・層間絶縁膜、23.27・・・スルーホール、24・・・アルミニウム合金膜、25・・・パッシベーション膜、29a,29b・・・ホトレジストマスク、38・・・溝、DL・・・データ線、SL・・・共過ソース線、WL・・・ワード線。

代理人 弁理士 間 井 大 和





1:半導体基板 2:フィールド絶縁膜 3:フローティングゲート 4:コントロールゲート 5し:共通ソーは WL:ワード線




特閒平3-52267 (18)


第 4 図






第5図







特開平3-52267.(19)

第6図




第7図







特閒平3-52267 (20)


図8第







第 9 図







特開平3-52267.(21)







事 11 図






特朗平3-52267 (22)






X




特開平3-52267 (23)


第 14 図




第 15 図




315 16 🖼




第 17 図




特開平3-52267 (24)



第 20 図




第 21 図





特開平3-52267. (25)

第 22 図




第 23 図







特開平3-52267. (26)


第 24 図






第 25 欧







特閒平3-52267.(27)

第 26 図







特開平3-52267 (28)

